Herramientas interactivas accesibles desde el navegador, sin necesidad de instalación.
Introduce una instrucción RISC-V en hexadecimal y obtén su decodificación detallada por campos (opcode, registros, inmediatos).
Simulador completo de un procesador RISC-V. Permite ejecutar programas paso a paso y observar el estado de registros y memoria.
Simulador de la memoria de instrucciones de un procesador y su Contador de Programa (PC).
Animación sobre la temporización del control y la vía de datos.
Simulador didáctico del algoritmo de Tomasulo: planificación dinámica, estaciones de reserva y bus común de datos (CDB).
Extensión del algoritmo de Tomasulo con Reorder Buffer (ROB) para ejecución especulativa y retiro en orden (Commit).
BHT de 1 y 2 bits paso a paso: indexado por PC, aliasing y tasa de acierto. Modo avanzado con predictores correlacionados (m,n) y de historia local.
Visualización interactiva de la tabla ASCII con representación decimal, hexadecimal y binaria de cada carácter.
Herramienta para entender la extensión de signo de inmediatos en instrucciones RISC-V e ilustrar la representación en complemento a dos.
Visualización del mapa de inmediatos de instrucciones RISC-V.
Calcula la tasa de aciertos y fallos de cachés unificadas, divididas y multinivel.
Calculadora de los distintos tipos de fallos (compulsory, capacity, conflict) en cachés de distintas configuraciones.
Calcula etiquetas para la secuencia de los apartados 3, 4 y 5 del examen.
Esquema de planificación de procesos con algoritmo Round-Robin.
Muestra el funcionamiento de la memoria paginada en sistemas operativos.
